Список форумов   Список форумов  

из LabVIEW в VHDL

Всё о программировании на Labview

Модераторы: Техподдержка NI, Robert, Модератор

из LabVIEW в VHDL

Сообщение Elena » Ср май 29, 2013 5:33 pm

Доброго времени суток.
На данный момент в LabVIEW FPGA Module существует блок памяти "Memory Method Node" с косвенной адресацией, хранящий константы. Обращение к этому блоку и получение данных из него занимает 2 машинных такта. Есть мысль переписать этот блок в VHDL. Возможно ли это и будет ли от этого польза? Особенно волнует вопрос изменится ли время работы с этой памятью?
Elena
 
Сообщений: 2
Зарегистрирован: Ср май 29, 2013 5:16 pm

Re: из LabVIEW в VHDL

Сообщение Meteor » Чт май 30, 2013 7:28 pm

О какой памяти речь? С какими параметрами?
Чему равен машинный цикл?
Если взять к примеру SRAM, с временем доступа 10 нс, и машинный цикл 10 нс, то установка адреса и формирование сигнала чтение или запись, потребует две операции: формирование переднего и заднего фронтов. Тогда толку не будет.
Если при тех же характеристиках памяти, машинный цикл будет 100 нс - то выигрыш однозначен.
С самим модулем дела не имел - просто практикующий железячник
Meteor
Активный пользователь
 
Сообщений: 31
Зарегистрирован: Пт фев 04, 2011 1:28 pm

Re: из LabVIEW в VHDL

Сообщение Elena » Чт май 30, 2013 11:08 pm

в виде памяти здесь имелась ввиду lookup table, в которой содеражатся значения констант, прошу прощение за неточность.
Elena
 
Сообщений: 2
Зарегистрирован: Ср май 29, 2013 5:16 pm


Вернуться в LabVIEW

Кто сейчас на форуме

Сейчас этот форум просматривают: Yahoo [Bot] и гости: 1

cron